Signaloid annonce la présentation en avant-première d’un nouvel ASIC destiné aux applications d’IA physique et de robotique

• Signaloid présente en avant-première un nouvel ASIC spécialement conçu pour les charges de travail liées à l’IA physique et à la robotique.
• Cette puce, mise au point avec TSMC en partenariat avec IC-Link by imec et Cadence, devrait offrir des performances par watt jusqu’à 1 000 fois supérieures pour les charges de travail clés en IA physique.

CAMBRIDGE, Angleterre--(BUSINESS WIRE)--Signaloid (https://signaloid.com), une société de plateformes informatiques fournissant une accélération matérielle et basée sur la traduction binaire pour les charges de travail en IA, robotique, aérospatiale et finance quantitative, a annoncé aujourd’hui la finalisation de la conception et la publication des spécifications préliminaires de son ASIC C0. La livraison des échantillons d’ingénierie au premier client est prévue au T3 2026 et des systèmes supplémentaires basés sur des FPGA mettant en œuvre la conception de l’ASIC sont en cours de discussion pour un déploiement au Royaume-Uni et en Suisse plus tard en 2026.

Le C0-ASIC a été spécialement conçu pour les charges de travail d’IA physique à faible consommation d’énergie. L’Agence britannique pour la recherche et l’innovation avancées (ARIA) recevra des systèmes basés sur l’ASIC destinés à être utilisés dans des charges de travail d’IA de nouvelle génération, telles que les méthodes du second ordre.

« Le programme Scaling Compute de l’ARIA a commandé plusieurs prototypes technologiques innovants explorant des idées non conventionnelles pour concevoir de nouveaux accélérateurs d’IA », déclare Suraj Bramhavar, directeur de programme à l’ARIA. « Nous avons commandé le C0-ASIC de Signaloid afin de l’évaluer dans le cadre de charges de travail d’algèbre linéaire numérique aléatoire et de calcul probabiliste. Nous pensons que l’algèbre linéaire aléatoire représente une technique fondamentalement nouvelle et puissante qui sous-tend de nombreuses applications en informatique, y compris l’IA, et que l’exploitation de ces principes dans le matériel pourrait offrir une voie entièrement nouvelle pour améliorer les performances. Nous sommes ravis d’investir dans ce domaine, en partenariat avec Signaloid, afin d’explorer tout son potentiel. »

Un accélérateur de calcul IA d’un genre différent

Le C0-ASIC met en œuvre la technologie de matériel de calcul à distribution étendue (UxHw^®) de Signaloid.

Contrairement aux CPU et GPU conventionnels, qui utilisent une puissance de calcul impressionnante répartie sur des milliers de cœurs pour résoudre des problèmes nécessitant des variations aléatoires itératives, la technologie UxHw de Signaloid s’appuie sur de nouvelles techniques mathématiques pour restructurer les calculs de manière dynamique, afin d’obtenir les mêmes résultats tout en consommant souvent 1 000 fois (voire plus) moins d’énergie.

La technologie UxHw et sa mise en œuvre sont couvertes par un portefeuille croissant de plus de 90 dépôts de propriété intellectuelle aux États-Unis, en Chine, à Taïwan, au Japon et dans l’Union européenne.

Un partenariat international

La conception et la mise en œuvre sont le fruit d’une collaboration entre Signaloid et des partenaires de conception de renommée mondiale : IC-Link by imec et la société américaine Cadence Design Systems.

« Les principaux innovateurs en matière de matériel d’IA font confiance à IC-Link en tant que partenaire clé pour mener leurs concepts ASIC les plus avancés de la conception à la production avec notre partenaire de fonderie TSMC », déclare Ozgur Gursoy, directeur du portefeuille et de la stratégie pour les services ASIC d’IC-Link. « Nous sommes fiers de nous être associés à Signaloid pour mener le circuit intégré C0 Dreadnought du concept au cycle de conception, permettant ainsi une nouvelle classe d’efficacité de calcul pour les applications informatiques à distribution améliorée. »

À propos de ce partenariat, John Heighton, directeur du groupe des ventes pour l’EMEA Nord et Central chez Cadence, déclare : « Cadence établit la norme industrielle permettant aux entreprises de premier plan de finaliser la conception de puces IA de pointe, notamment le C0-Dreadnought de Signaloid, actuellement en production chez TSMC. Nous soutenons les startups qui font progresser l’informatique de nouvelle génération en fournissant nos mémoires SRAM Artisan haute performance pour l’ASIC de Signaloid. »

Disponibilité

Des échantillons d’ingénierie de puces à bosses du C0-ASIC seront disponibles au T3 2026. Un cahier des charges préliminaire de deux pages du C0-ASIC est disponible dès maintenant pour les clients éligibles. Les clients intéressés par les cas d’utilisation en robotique et en automatisation industrielle pourront également voir la technologie UxHw en action lors de l’événement phare Bosch Connected World à Berlin, du 10 au 11 juin 2026.

À propos de Signaloid

Signaloid a été fondée par le professeur Phillip Stanley-Marbell, ancien professeur de calcul physique à l’université de Cambridge et chercheur ayant notamment travaillé chez Bell Labs, IBM, Apple et au MIT. Signaloid fournit une plateforme informatique adaptée aux charges de travail exigeantes sur le plan computationnel, dont beaucoup peuvent être reformulées en termes d’algorithmes traitant des distributions de probabilités. Sa technologie est déjà utilisée par plus de 3 000 utilisateurs à travers le monde et est disponible sous forme de solution cloud, sur site et sur du matériel périphérique à faible consommation. www.signaloid.com

Le texte du communiqué issu d’une traduction ne doit d’aucune manière être considéré comme officiel. La seule version du communiqué qui fasse foi est celle du communiqué dans sa langue d’origine. La traduction devra toujours être confrontée au texte source, qui fera jurisprudence.

Contact médias : press@signaloid.com